Sebuah
implementasi VLIW akan
menghasilkan
efek
yang sama dengan superscalar RISC atau implementasi CISC, tapi desain VLIW melakukannya tanpa dua bagian yang paling kompleks dari desain superscalar berperforma
tinggi.
Karena instruksi VLIW secara eksplisit menentukan beberapa operasi independen yang secara eksplisit menentukan paralelisme, maka tidak diperlukan untuk melakukan decoding dan pengiriman hardware untuk merekonstruksi paralelisme dari aliran instruksi serial. Alih-alih berupaya untuk menemukan paralelisme, prosesor VLIW hanya akan mengandalkan compiler penghasil kode VLIW untuk secara eksplisit menentukan paralelisme. Mengandalkan kompilator memiliki kelebihan.
Pertama, compiler memiliki
kemampuan untuk melihat instruksi
dari
“jendela” yang jauh
lebih besar dari daripada perangkat keras. Untuk prosesor superscalar, jendela hardware yang lebih
besar
berdampak pada jumlah yang lebih besar dari logika dan area chip.
Pada beberapa titik, ada yang tidak cukup baik
sehingga
ukuran
jendela dibatasi. Lebih buruk
lagi,
bahkan
sebelum batas sederhana pada jumlah hardware tercapai, kompleksitas dapat berpengaruh
pada
kecepatan logika, sehingga ukuran jendela dibatasi untuk
menghindari berkurangnya kecepatan clock chip. Jendela software dapat menjadi besar. Dengan
demikian, mencari paralelisme di jendela perangkat
lunak
mungkin
untuk memperoleh hasil yang lebih baik.
